Memory m dules having integral terminating resistors and computer system boards for use with same

Patent Number: US2001050858

Publication date: 2001-12-13

Inventor(s): PARK MYUN-JOO (KR); SO BYUNG-SE (KR)

Applicant(s):

Requested Patent:

JP2002023901

Application Number: US20010858401 20010516 Priority Number(s): KR20000027026 20000519

IPC Classification: G11C5/06

EC Classification: G11C5/06H, G11C5/00

Equivalents: KR2001005916, US6480409

Abstract

A memory module for use with a computer system board includes at least one memory chip connected to a bus line conductor and a terminating resistor connected to the bus line conductor. The memory module further includes a connector configured to connect the bus line conductor to bus line of the computer system board. A computer system board includes a bus line including first branch configured to connect to a first memory module and a second branch configured to connect to a second memory module. The computer system board further includes a memory controller coupled to the first and second branches of the bus line at a single pin thereof. In other embodiments, a computer system board includes a bus line having first and second branches. A first switch is operative to selectively couple a first plurality of memory modules to a first branch of a bus line of the system board. A second switch is operative to selectively couple a second plurality of memory modules to the second branches of the bus line. The system board further includes a memory controller connected to the first and second branches of the bus line at a single pin thereof

Data supplied from the esp@cenet database - I2

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号 特開2002-23901 (P2002-23901A)

(43)公開日 平成14年1月25日(2002.1.25)

(51) Int.Cl.7	識別記号	F I	テーマコード(参考)
G06F 3/00		G06F 3/00	K 5B060
13/16	5 1 0	13/16	510A 5M024
// G11C 11/40	1	G 1 1 C 11/34	371K

審査請求 未請求 請求項の数12 OL (全 6 頁)

(21)出願番号	特願2001-143791(P2001-143791)	(71)出願人	390019839
			三星電子株式会社
(22)出顧日	平成13年5月14日(2001.5.14)		大韓民国京畿道水原市八達区梅灘洞416
		(72)発明者	朴 勉 周
(31)優先権主張番号	2000P-27026		大韓民国仁川市南区道禾2洞109-1番地
(32)優先日	平成12年5月19日(2000.5.19)		13統2班 成欒アパートナ棟503号
(33)優先権主張国	韓国(KR)	(72)発明者	蘇策世
(OU) DE JUITE LE JUIC HI			大韓民国京畿道城南市盆唐区野塔洞330番
			地 コーロンアパート130棟701号
		(74)代理人	100086368
			弁理士 萩原 誠


最終頁に続く

(54) 【発明の名称】 終端抵抗を内蔵するメモリモジュール及びこれを含んだ多重チャンネルの構造を有するメモリモ ジュール

(57)【要約】

【課題】 終端抵抗を内蔵するメモリモジュール及びこれを含んだ多重チャンネル構造を有するシステムボードを提供すること。

【解決手段】 メモリモジュールはバスラインを共有する多数のメモリチップを含む。バスラインはメモリモジュールに内蔵される終端抵抗に連結され、終端抵抗には所定の電圧が印加される終端電圧端が連結される。バスラインの1つはメモリモジュールのピンのうち何れか1つのピンと連結されて外部信号ラインと連結される。このメモリモジュールを含むシステムボードは多数のバスラインが第1メモリモジュールと第2メモリモジュールに連結されるが、バスラインはメモリコントローラの1つのピンに連結される。これにより、モジュールのピン数を低減してメモリモジュールを小さくできる。また、このメモリモジュールを含むシステムボードはメモリチップ及びシステムの高速動作を満足させる。



1

【特許請求の範囲】

【請求項1】 バスラインを共有する多数のメモリチッ プと、

所定の電圧が印加される終端電圧端と、

前記バスラインのそれぞれと前記終端電圧端との間に連 結する終端抵抗とを具備することを特徴とするメモリモ ジュール。

【請求項2】 前記バスラインの1つは、

前記メモリモジュールのピンのうち何れか1つのピンと 連結することを特徴をする請求項1に記載のメモリモジ 10 多数のメモリモジュールを備え、 ュール。

【請求項3】 第1バスラインに連結される第1メモリ モジュールと、

第2バスラインに連結される第2メモリモジュールと、 前記第1及び第2バスラインが1つのピンに連結される メモリコントローラとを具備することを特徴とするシス テムボード。

【請求項4】 前記第1及び第2メモリモジュールのそ れぞれは、

バスラインを共有する多数のメモリチップと、

所定の電圧が印加される終端電圧端と、

前記バスラインのそれぞれと前記終端電圧端との間に連 結される終端抵抗とを具備することを特徴とする請求項 3に記載のシステムボード。

【請求項5】 前記バスラインの1つは、

前記メモリモジュールのピンのうち何れか1つのピンと 連結されることを特徴とする請求項4に記載のシステム ボード。

【請求項6】 多数のバスラインと、

前記バスラインが1つのピンに連結されるメモリコント ローラと、

前記メモリコントローラから前記バスラインに出力され るデータをスイッチングする多数のスイッチと、

前記スイッチの出力に応答して前記バスラインに選択的 に連結される多数のメモリモジュールとを具備すること を特徴とするシステムボード。

【請求項7】 前記メモリモジュールのそれぞれは、 前記バスラインを共有する多数のメモリチップと、

所定の電圧が印加される終端電圧端と、

前記バスラインのそれぞれと前記終端電圧端との間に連 40 するシステムボードに関する。 結される終端抵抗とを具備することを特徴とする請求項 6に記載のシステムボード。

【請求項8】 前記バスラインの1つは、

前記メモリモジュールのピンのうち何れか1つのピンと 連結されることを特徴とする請求項7に記載のシステム ボード。

【請求項9】 第1バスラインと、

第2パスラインと、

前記第1及び第2バスラインが各々1つのピンに連結さ れるメモリコントローラと、

前記第1バスラインに連結される第1スイッチと、 前記第2バスラインに連結される第2スイッチと、 前記第1スイッチの出力に応答して前記第1バスライン と選択的に連結される第1メモリモジュール群と、 前記第2スイッチの出力に応答して前記第2バスライン

2

と選択的に連結される第2メモリモジュール群とを含む ことを特徴とするシステムボード。

【請求項10】 前記第1及び第2メモリモジュール群 は.

それぞれのメモリモジュールは、

前記バスラインを共有する多数のメモリチップと、

所定の電圧が印加される終端電圧端と、

前記バスラインのそれぞれと前記終端電圧端との間に連 結される終端抵抗とを具備することを特徴とする請求項 9に記載のシステムボード。

【請求項11】 前記バスラインの1つは、

前記メモリモジュールピンのうち何れか1つのピンと連 結されることを特徴とする請求項9に記載のシステムボ 20 - F.

【請求項12】 第1バスラインと、

第2バスラインと、

前記第1バスラインに連結される第1スイッチと、

前記第2バスラインに連結される第2スイッチと、

前記第1スイッチの出力に応答して前記第1バスライン と選択的に連結され、前記第1バスラインが第1終端抵 抗に連結される第1メモリモジュール群と、

前記第2スイッチの出力に応答して前記第2バスライン と選択的に連結され、前記第2バスラインが第2終端抵 30 抗に連結される第2メモリモジュール群と、

前記第1及び第2バスラインが各々1つのピンに連結さ れ、前記第1メモリモジュール及び第2メモリモジュー ルと対向して配置されるメモリコントローラとを具備す ることを特徴とするシステムボード。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明はメモリモジュール及 びこれを装着するシステムボードに係り、特に終端抵抗 を内蔵したメモリモジュールと多重チャンネル構造を有

[0002]

【従来の技術】最近のコンピュータシステムは、高性能 マイクロコントローラ(以下"CPU"と称する)の開発によ る大容量データの高速処理が要求されている。このよう な要求はCPUの命令集合構造及び機能構造によってプロ セッサーのワードの長さをさらに長くし、入力クロック 周波数を増加させ、かつ外部データバス幅を広げるなど のCPUの特性に応じるものである。特に、外部データバ ス幅の増加はCPUとデータを相互交換するメモリシステ 50 ムの容量及びデータの伝送速度を向上させるように誘導

3

する。メモリシステムの伝送速度は単位時間当り伝送される入出力データの量を意味するものであって、いわゆる帯域幅と呼ばれる。広帯域幅を有するメモリシステムは一般に大きなデータバス及び高周波数で動作される。

【0003】メモリシステムのデータバスが大きくなる ことによってメモリチップを装着するメモリモジュール の大きさも増加する。これは単純に装着されるメモリチ ップの数が多くなってメモリモジュールが大きくなるこ ともあるが、通常、メモリモジュールのピンが増加して メモリモジュールが大きくなるものである。図1はこの ような従来のメモリモジュールを示す図面であって、ル ープ-スルー構造を示す。これを参照すれば、メモリモ ジュール15はシステムボード10に装着され、メモリ モジュール15内には多数のメモリチップ11、12、 13、14が装着されている。メモリチップ11、1 2、13、14はバスラインを共有してメモリモジュー ルピン16、17を通じて入出力されるデータを送受信 する。システムボード10は終端電圧端Vtermとメモリ モジュールピン16、17との間に終端抵抗(terminati on resistor)Rtermを内蔵する。終端抵抗Rtermはバスラ インの端末処理のために使われる。

【0004】ところが、従来のメモリモジュール15では終端抵抗Rtermがシステムボード10に内蔵されているために、メモリチップ11、12、13、14のバスラインがメモリモジュールピンを通じてシステムボード10の終端抵抗Rtermと連結される。そこでメモリチップ11、12、13、14のバスラインの数が増加すると、バスラインと連結されるメモリモジュールピンの数も増加してメモリモジュールが大きくなる。また、メモリモジュールピンはシステムボード10のコネクタソケット18に連結されるが、コネクタソケット18はその特性上これを通過するデータ信号に電気的なノイズを発生させる。したがって、1つのバスラインの通過するソケットの接点数が増加すると、バスラインの特性が劣化される問題がある。

【0005】図2はこのような従来のシステムボードを 簡略に示した図面である。図2のシステムボード20に はバスラインI0 BUSを通じてメモリコントローラ21と 連結する多数のメモリモジュール22、23を含む。バ スラインI0 BUSと終端電圧端Vtermとの間には終端抵抗R termを具備する。メモリモジュール22、23はメモリ コントローラー21のバスラインI0 BUSを共有するため に一方向に直列連結されている。

[0006]

【発明が解決しようとする課題】このようなシステムボード20ではメモリコントローラ21に隣接して配置される第1メモリモジュール22と相対的に遠く配置される第2メモリモジュール23との間にはデータ伝送時間が変わって示されるようになる。そうして、最も遅いデータ伝送時間によってシステムの動作速度が決定される

ために、システム及びメモリチップの高速動作に適さないという問題点を有する。したがって、広帯域幅を有するメモリシステムで使われるメモリモジュールにおいて、それを大きくしないメモリモジュールが要求され

る。そして、前記メモリモジュールを内蔵するシステム ボードにおいて、メモリシステムの高速動作を満たせる システムボードも要求される。

4

【0007】本発明の目的は、広帯域幅を有するメモリモジュールにおいて、その大きさを大きくしないメモリロ モジュールを提供することである。本発明の他の目的は、前記メモリモジュールを内蔵するシステムボードにおいて、メモリシステムの高速動作を満足させるシステムボードを提供することである。

[0008]

【課題を解決するための手段】前記目的を達成するために本発明の一実施例に係るメモリモジュールはバスラインを共有する多数のメモリチップと、所定の電圧が印加される終端電圧端と、バスラインのそれぞれと終端電圧端との間に連結する終端抵抗とを具備する。望ましく20 は、バスラインの1つはメモリモジュールピンのうち何れか1つのピンと連結される。

【0009】前記他の目的を達成するために本発明の一 実施例に係るシステムは第1バスラインに連結される第 1メモリモジュールと、第2バスラインに連結される第 2メモリモジュールと、第1及び第2バスラインが1つ のピンに連結されるメモリコントローラとを具備する。

【0010】前記他の目的を達成するために本発明の他の実施例に係るシステムは多数のバスラインと、バスラインが1つのピンに連結されるメモリコントローラと、30 メモリコントローラからバスラインに出力されるデータをスイッチングする多数のスイッチと、スイッチの出力に応答してバスラインに選択的に連結される多数のメモリモジュールとを具備する。

【0011】前記他の目的を達成するために本発明のさらに他の実施例に係るシステムボードは第1バスラインと、第2バスラインと、第1及び第2バスラインのそれぞれが1つのピンに連結されるメモリコントローラと、第1バスラインに連結される第1スイッチと、第2バスラインに連結される第2スイッチと、第1スイッチの出力に応答して第1バスラインと選択的に連結される第1メモリモジュール群と、第2スイッチの出力に応答して第2バスラインと選択的に連結される第2メモリモジュール群とを具備する。

[0012]

【発明の実施の形態】本発明と本発明の動作上の利点及び本発明の実施によって達成される目的を十分に理解するために本発明の望ましい実施例を例示する添付図面及び添付図面に記載された内容を参照する。以下、添付した図面に基づいて本発明の望ましい実施例を詳しく説明50 する。各図面において、同じ部材番号は同じ部材である

ことを示す。メモリモジュール及びこれを含むシステムボードについて本発明を記述する。メモリモジュールは多数のメモリチップを含み、その他のロジックチップを含むことができるが、本明細書では技術的な便宜上、メモリチップのみを含むものについて記述する。そして、メモリモジュール内のバスラインの数はメモリモジュールの性能によって多様に構成されるのであるが、本明細書では2つのバスラインを例として記述する。バスラインにはアドレス信号、データ信号または制御信号が伝えられる。

【0013】図3は本発明の一実施例に係るメモリモジュールを示す図面である。これを参照すれば、メモリモジュール30は多数のメモリチップ31、32、33、34を装着し、メモリチップ31、32、33、34はバスラインI0 BUSを共有する。バスラインI0 BUSはメモリモジュール30と連結されるシステムボード(図示せず)上のメモリコントローラ(図示せず)によって制御される。バスラインI0 BUSの一端はメモリモジュールピン35に連結されてメモリコントローラ(図示せず)と連結され、他端はメモリモジュール30内に含まれる終端抵抗Rtermと連結される。

【0014】図3のメモリモジュール30ではバスライ ンIO BUSが 1 つのメモリモジュールピンを通じてメモリ モジュール30の外側のメモリコントローラ(図示せず) と連結される。したがって、図1のバスラインIO BUSが 2本のメモリモジュールピンとコネクタソケット上の2 つの接点を通過してシステムボード上のメモリコントロ ーラと終端抵抗に連結されるものに比べ、図3のバスラ インIO BUSは1本のメモリモジュールピン35とコネク タソケット36上の1つの接点を通過してシステムボー ド上のメモリコントローラ(図示せず)と連結される。し たがって、図3のメモリモジュール30は図2において 1つのバスラインが2つのソケット接点を有することに よってノイズが発生されるものに比べ、1つのバス当り 1個の接点を有するためにノイズを減らせることができ る。本実施例では1つのバスラインが連結される1つの メモリモジュールについて記述しているが、メモリモジ ュールの数が増加するとこれを通過する接点数をさらに 減らせるので、データの劣化が防止できる。

【0015】また、図3のメモリモジュール30は終端抵抗Rtermを内蔵するために、図1のメモリモジュール10でシステムボード上の終端抵抗Rtermと連結するために使われたメモリモジュールピンを減らすことができる。これにより、図3のメモリモジュール30は終端抵抗Rtermが占める面積があるとしても終端抵抗Rtermをメモリモジュール30内の部品(component)配置時に余分の領域に配置させることができるので、実際的にはメモリモジュール30を大きくしない。

【0016】図4は本発明の一実施例に係るシステムボードを示す図面である。これを参照すれば、システムボ

ード40はメモリコントローラ41とメモリモジュール42、43を含み、メモリモジュール42、43はバスラインIO BUSを通じてメモリコントローラ41のピンと連結される。メモリモジュール42、43は図3のメモリモジュール30とほぼ同一である。すなわち、それぞれのメモリモジュール42、43はバスラインIO BUSと連結される多数のメモリチップと終端抵抗Rtermとを含み、メモリモジュール42、43内のバスラインIO BUSの一端のみがメモリモジュールピンを通じて外部と連結される。

6

【0017】図4のシステムボード40においてバスラインI0 BUSはメモリコントローラ41の各ピンから2つのバスラインI0 BUSが分岐されて各メモリモジュール42、43内のメモリチップに連結される。これは、図2のシステムボード20上のバスラインI0 BUSがメモリコントローラ21の各ピンに1本ずつ連結しつつメモリモジュール22、23に連結されるためにバスラインI0 BUSが相対的に長いのに対し、図4のバスラインI0 BUSは短いということを意味する。すなわち、バスラインI0 BUS上のデータ遅延時間を短縮できる。これにより、バスラインI0 BUSを通じて相互動作するメモリコントローラ41とメモリモジュール42、43の動作速度が速くなり、システムボード40の高速動作も可能となる。

【0018】また、図4のシステムボード40はメモリ コントローラ41の端における信号反射によるバスライ ンIO BUSのノイズを減らせる。図5及び図6に基づいて これを説明する。図5は図2の従来のシステムボード2 0 においてメモリコントローラ21から生じる信号反射 現象を示す図面である。これを参照すれば、バスライン 30 IO BUSがメモリコントローラ21の1ピンに1バスライ ンが連結されているために、バスラインIO BUSが連結さ れるメモリコントローラ21の入力部は開放された特性 を有することになる。これにより、メモリコントローラ 21に入射されるバスラインIO BUSの入力信号に対して 反射信号が生じる。入力信号に対する反射信号の比を反 射係数R、バスラインIO BUSがメモリコントローラ21 に向かって有する入力インピーダンスをZin、バスライ ンIO BUS自体のインピーダンスをZchとする。そうする と、反射係数Rは

40 【数1】

$$R = \frac{(Zin - Zch)}{(Zin + Zch)}$$
$$= \frac{(\infty - Zch)}{(\infty + Zch)}$$
$$= 1$$

と示される。すなわち、反射信号はメモリコントローラ に入射された入力信号と同一な大きさと位相を持ちつつ バスラインIO BUSを通じて伝えられる。これはバスライ ンのノイズを誘発する。

50 【0019】これに対し、図6は本発明の一実施例の図

8

4のシステムボードにおける信号反射の有無を示す図面である。図6の上段に示す図において、メモリコントローラ41の一側からバスラインIO BUSを通じて入射される入力信号はこの入力信号を受信するピンに連結される他のバスラインIO BUSのためにインピーダンスが整合された終端のような効果がある。すなわち、図6の下段に示す図のようにバスラインIO BUSがメモリコントローラ41に向かって有する入力インピーダンスZinはバスラインIO BUS自体のインピーダンスZchと同一となる。したがって、反射係数Rは

【数2】

$$R = \frac{(Zin - Zch)}{(Zin + Zch)}$$
$$= \frac{(Zch - Zch)}{(Zch + Zch)}$$
$$= 0$$

と示される。したがって、反射信号は生じない。これは バスラインがメモリコントローラ41の内部で完全整合 (match) された場合と同一な効果を生じる。

【0020】図7は本発明の他の実施例に係るシステム ボードを示す図面である。これを参照すれば、システム ボード70はメモリコントローラ71、スイッチ72、 75及び多数のメモリモジュール73、74、76、7 7を含む。スイッチ72、75はバッファーまたはFET スイッチで構成でき、バスラインIO BUSを選択的にメモ リモジュール73、74、76、77に連結させる。シ ステムボード70は具体的にバスラインIO BUSがメモリ コントローラ71の1ピン当り2ラインが連結される が、これを区分して第1バスラインと第2バスラインと する。第1スイッチ72は第1バスラインに、第2スイ ッチ75は第2バスラインに各々連結される。第1メモ リモジュール群73、74は第1スイッチ72の出力に 応答して第1バスラインと選択的に連結され、第2メモ リモジュール群76、77は第2スイッチ75の出力に 応答して第2バスラインと選択的に連結される。

【0021】図7のシステムボード70はバスラインI0 BUSをスイッチ72、75によって分岐させるものであって、システムボード70に内蔵されるメモリモジュー ル73、74、76、77が多い場合に使われる。これ により、システムの大容量化に有利である。

[0022]

(5)

【発明の効果】このような本発明のメモリモジュール は、終端抵抗を内蔵してメモリモジュールピンの増加を 減少させてメモリモジュールを大きくしない。このメモ リモジュールを含むシステムボードはメモリコントロー ラの1ピンを2つのバスラインが共有するように連結さ せることによって、メモリコントローラとメモリ素子と 10 の時間遅延を短縮し、高周波ノイズ特性を改善する。こ れにより、メモリコントローラとメモリモジュールの動 作速度が速くなり、システムボードの高速動作も可能と なる。また、バスラインのノイズを減らす効果がある。 そして、システムボード内にスイッチを内蔵してバスラ インを分岐させ、分岐されたバスラインに多くのメモリ モジュールを連結させることがでるので、システムの大 容量化に好適である。本発明は図面に示された一実施例 に基づいて説明されたが、これは例示的なもの過ぎず、 当業者ならこれより多様な変形及び均等な他実施例が可 20 能であることが理解できる。したがって、本発明の真の 技術的保護範囲は特許請求の範囲の技術的思想によって のみ決まるべきである。

【図面の簡単な説明】

【図1】従来のメモリモジュールを示す図面。

【図2】従来のシステムボードを示す図面。

【図3】本発明の一実施例に係るメモリモジュールを示す図面。

【図4】本発明の一実施例に係るシステムボードを示す図面。

30 【図5】図2のシステムボードにおける信号反射現象を示す図面。

【図6】図4のシステムボードにおける信号反射現象を 示す図面。


【図7】本発明の他の実施例に係るシステムボードを示す図面。

【符号の説明】


30 メモリモジュール


31, 32, 33, 34 メモリチップ

【図1】



【図2】





フロントページの続き

10

F ターム(参考) 5B060 MM06 MM09 5M024 AA22 AA41 BB30 BB33 BB34 DD20 HH09 LL06 PP01 PP03 PP07 PP10